#人工智慧AI #特定應用積體電路ASIC #中央處理器CPU #繪圖處理器GPU #加速處理器APU #視覺處理器VPU #張量處理器TPU #現場可編程邏輯陣列FPGA
【關於 AI 二三事】
AI 是硬體軍備競賽？或許，硬體為用、軟體是魂更接近真實；
AI 是 GPU 的天下？或許，那只是眾多應用的一部分，更重要的是與其他元件的「協作」；
AI 世界，軟體編程＆電路演算不再有用武之地？或許，進階「系統架構師」是另一條新出路。
在 AlphaGo 屢屢擊敗人類智能後，更讓許多人瘋狂崇拜或恐懼 AI 將催毀人類；近來亦偶爾會聽到資深工程師慨歎：早年傾盡心力鑽研的電路演算法，似乎有被 AI 取代的威脅，因而感到憂心忡忡。當一切都機器化後，或許，擁有真正人性溫度的商品或服務更動人。就像機器生產再精美，還是有人偏愛手工藝品；數位命理占卜再普遍，仍有人搶著追尋命理大師指點迷津。
一味抗拒或無視，不代表 AI 來襲的事實不存在！其所象徵的時代意義是：今後，擺在眼前的是一場又一場、永無止境的自主學習競賽；只不過這一次，對手除了人類，還包括機器罷了。惟有務實地認識 AI 這個「新物種」，才能知己知彼、在漫漫人生旅途從容以對！江山代有才人出，每次的潮起潮落總會淘盡一掛過往英雄，卻也造就另一波曠世巨星！
延伸閱讀：
《AI 大潮逼近！瀟灑衝浪或……狼狽滅頂？》
http://www.compotechasia.com/a/____//2017/1114/37279.html…
(點擊內文標題即可閱讀全文)
#英特爾Intel #超微AMD #輝達NVIDIA #谷歌Google #益華電腦Cadence #新思科技Synopsys #賽靈思Xilinx #零度科技 #深鑒科技 #微軟Microsoft #安謀arm #波士頓顧問BCG #研華科技Advantech #中央研究院資訊科技創新研究中心 #台大SoC設計中心
★★【智慧應用開發論壇】(FB 不公開社團：https://www.facebook.com/groups/smart.application/) 誠邀各界擁有工程專業或實作經驗的好手參與討論，採「實名制」入社。申請加入前請至 https://goo.gl/forms/829J9rWjR3lVJ67S2 填寫基本資料，以利規劃議題方向；未留資料者恕不受理。★★
台大soc設計中心 在 [學術]台大soc中心積體電路之正規驗證-黃鐘揚 的推薦與評價
※ [本文轉錄自 NTU 看板]
作者: niu0220 (niu) 看板: NTU
標題: [學術]台大soc中心積體電路之正規驗證 -黃鐘揚教授授課
時間: Wed Sep 5 10:21:56 2007
國立台灣大學系統晶片中心 SOC 人才培訓專業講座
課程名稱：積體電路之正規驗證 (VLSI Formal Verification)
課程日期： 2007年9月14日（星期五） 9:00 AM -- 4:30PM
課程地點：國立台灣大學 博理館 114室
(台北市羅斯福路四段一號)
主 講 人：黃鐘揚 教授
現職：國立台灣大學電子所教授
學歷：美國加州大學聖塔芭芭拉分校電機資訊博士
經歷：Sr. RD Manager, Verplex/Cadence Design Systems
專長：SoC電路設計驗證．電路設計自動化及最佳化．可驗證性電路設計．
Constraint Satisfication問題
曾獲：台大95年度教學傑出獎
課程說明：
This course is targeted at the researchers and engineers who are working in
the VLSI design verification area. We will first go through different options
of design verification, and then go deep into the core techniques behind
these methodologies. State-of-the-art formal verification algorithms will be
covered, and at the end we will review the verification tools and market in
order to discuss the future trends for the verification research and
development.
課程大綱：
1. What is design verification?
2. What is formal verification?
3. BDD-based formal verification
4. SAT-based formal verification
5. Abstraction and refinement
6. Formal verification techniques in EDA tools
建議參加對象： (1)從事EDA相關領域之工程師及研究人員。
(2)對EDA領域有興趣之在校學生。
(3)從事積體電路設計相關工作之工程師及研究人員。
報 名 方 式：請由台大系統晶片中心網站https://soc.ee.ntu.edu.tw線上報名
報名截止日期：96年9月7日（星期五）前
費 用 ：NT$5,000 (含講義、午餐、茶點)
【台大系統晶片中心之合作會員廠商，可享有二個人次免費】
【在學學生優惠每位NT$1800（限本人，請攜在學證件備查）】
註：若於上課日前繳費未完成不予受理；報名者如不克如期參加，可指派其他人選參加，
並請事前通知主辦單位；若因不可預期之突發因素，主辦單位保留課程更改之權利。
聯絡方式 :
國立台灣大學系統晶片中心, 台大博理館311室, 吳小姐
Tel: (02)3366-3531, Email: [email protected]
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.49.127
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.49.127
... <看更多>